Modo EPP

El protocolo EPP fue originalmente desarrollado por Intel, Xircom y Zenith Data Systems, como una manera de obtener un puerto paralelo de alta resolución totalmente compatible con el puerto paralelo standard. Esta capacidad fue implementada por Intel en el procesador 386SL.

El protocolo EPP ofreció muchas ventajas a los fabricantes de periféricos que utilizaban puertos paralelos y fue rápidamente adoptado por muchos de ellos. Una asociación de 80 fabricantes se unió para el desarrollo de este protocolo, esta asociación se llamo el Comité EPP. Este protocolo fue desarrollado antes de la aparición de la norma IEEE 1284, por lo tanto hay una pequeña diferencia entre el anterior EPP y el nuevo EPP después de la norma.

El protocolo EPP realiza cuatro ciclos de transferencia:

1. Ciclo de escritura de datos
2. Ciclo de lectura de datos
3. Ciclo de escritura de direcciones
4. Ciclo de lectura de direcciones

Los ciclos de datos están pensados para transferir datos tanto al ordenador como al periférico. Los ciclos de direcciones son usados para transferir direcciones, canales, comandos e información de control. La siguiente tabla describe las señales EPP y sus señales asociadas SPP.

SEÑAL SPP	NOMBRE	In/Out	DESCRIPCIÓN
STROBE	WRITE	OUT	Inactivo indica una operación de escritura. Activo un ciclo de lectura.
AUTOFEED	DATASTB	OUT	Inactivo Operación de lectura o escritura de datos que esta en proceso.
SELECTIN	ADDRSTB	OUT	Inactivo Operación de lectura o escritura de direcciones, que esta en proceso.
INIT	RESET	OUT	Inactivo resetea periférico
ACK	INTR	IN	El periférico genera una interrupción al ordenador
BUSY	WAIT	IN	Inactivo indica OK para comenzar el ciclo Activo indica OK para finalizar el ciclo
D[8:1	AD[8:1	BI-DI	Fluyen bi-direccionalmente direcciones y datos
PE	definido por usuario	IN	Diferentes usos según periférico
SELECT	definido por usuario	IN	Diferentes usos según periférico
ERROR	definido por usuario	IN	Diferentes usos según periférico

 

 

Fases de transmisión de ciclo de escritura de datos:

1. El programa ejecuta un ciclo de escritura E/S al puerto 4 (Puerto de datos EPP).
2. La línea WRITE indica la salida de datos hacia el puerto paralelo.
3. Se confirma el DataStrobe ya que el canal WAIT esta desactivado.
4. El puerto de reconocimiento desde el periférico.
5. El DataStrobe se desconecta y finaliza el ciclo EPP.
6. El ciclo ISA E/S finaliza.
7. El canal WAIT es desactivado para indicar que el próximo ciclo puede comenzar.

Una de las mas importantes características es que la transferencia de datos ocurre en un ciclo ISA E/S. El resultado es que mediante el uso del protocolo EPP para la transmisión de datos un sistema puede mejorar los ratios de transmisión desde 500 K hasta 2Mbytes por segundo, de esta manera los periféricos de puertos paralelos pueden operar tan eficientemente como un periférico conectado directamente a la placa.

En la anterior figura el canal DataStrobe puede ser conectado a causa de que el canal WAIT esta desactivado, el canal WAIT se desactiva en respuesta a un canal DataStrobe conectado, un canal DataStrobe se desactiva en respuesta a que un canal WAIT esta siendo desconectado. Un canal WAIT se conecta en respuesta a un canal DataStrobe esta siendo desconectado, de esta manera el periférico puede controlar el tiempo de inicialización requerido para su operación. Esto se hace de la siguiente manera: el tiempo de inicialización es el que transcurre desde la activación del canal DataStrobe a la desactivación del canal WAIT, los periféricos son los encargados de controlar este tiempo.

Al empezar la transmisión el canal DataStrobe o el AddStrobe se activaría según el estado de la señal WAIT. Esto significa que el periférico puede que no espera el comienzo de un ciclo al tener desactivado el canal WAIT.

La siguiente figura muestra un ejemplo de un ciclo de lectura de direcciones:

 

Anterior

© 1999 Eduard Puigdemunt i Gelabert